在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1752|回复: 4

[求助] veriloga提示generate语句必需包含常量整型表达式

[复制链接]
发表于 2023-3-11 11:51:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我用veriloga语言写了一个generate语句,可是veriloga提示generate语句必需包含常量整型表达式,但是这个bits我早就定义成常量整型了呀,为什么会这样呢?




veriloga.png
发表于 2023-3-11 15:00:00 | 显示全部楼层
本帖最后由 zx7504081 于 2023-3-11 15:44 编辑

你这是AHDL吧,不算是Verilog。AHDL的语法我不太懂

PS,我刚搜了一下,这应该也算,称为Verilog-A
 楼主| 发表于 2023-3-11 16:03:14 | 显示全部楼层


   
zx7504081 发表于 2023-3-11 15:00
你这是AHDL吧,不算是Verilog。AHDL的语法我不太懂

PS,我刚搜了一下,这应该也算,称为Verilog-A


是的,这是verilog的模拟扩展语言,叫做Veriloga

verilog不是只能产生数字信号嘛,所以我想做ADC就不能用verilog了,用了这个veriloga,刚开始用不熟悉,verilog使用者应该更多
发表于 2023-4-12 19:57:25 | 显示全部楼层
楼主你好,问题解决了没
 楼主| 发表于 2023-4-12 21:04:22 | 显示全部楼层


   
xdf666 发表于 2023-4-12 19:57
楼主你好,问题解决了没


我是这样想的哈,veriloga编译的时候不会求值,就像那个generate里面用bits,编译的时候bits就是一个变量,自然就不被允许了

是不是有一种编译指导语句的概念?就是在编译时求值,那样的话用编译指导只能是提高代码的可读性,做不到可配置(parameter定义的才是可配置的)
我后来放弃了,我直接用常数代替bits了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 18:54 , Processed in 0.173879 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表