在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1506|回复: 4

[求助] 顶层Antenna debug问题

[复制链接]
发表于 2023-2-13 17:06:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请教个pv的问题,debug  Antenna 顶层2tile问题时,应该让哪个tile去修呢?
发表于 2023-2-13 18:27:40 | 显示全部楼层
看antenna 的线, 找输入的 tile,  输出的tile 不用修
 楼主| 发表于 2023-2-13 19:20:22 | 显示全部楼层


   
voiluce 发表于 2023-2-13 18:27
看antenna 的线, 找输入的 tile,  输出的tile 不用修


1.请问为什么输出的tile不用修呢?

2.如果是tile to chiptile,  也是修输入的tile吗,就是修chiptile吗?




发表于 2023-2-14 09:23:55 | 显示全部楼层
1.请问为什么输出的tile不用修呢?
====
antenna 是针对gate 击穿的,数字里面, gate是input

2.如果是tile to chiptile,  也是修输入的tile吗,就是修chiptile吗?
====
也是修输入的 tile, 也可以尝试在chip 用低层绕线试试,或者timing 不紧的话chip 插一个buffer也行。
anyway 在输入修是效率最高的,一般不会反反复复好几回。
 楼主| 发表于 2023-2-14 16:24:25 | 显示全部楼层


   
voiluce 发表于 2023-2-14 09:23
1.请问为什么输出的tile不用修呢?
====
antenna 是针对gate 击穿的,数字里面, gate是input


非常感谢,thank u~

您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 06:42 , Processed in 0.096484 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表