设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › [好书]Verilog.Coding.for.Logic.Synthesis

12 / 2 页

返回列表发新帖

楼主: huadong1860

[好书]Verilog.Coding.for.Logic.Synthesis

发表于 2009-8-20 12:20:46 | 显示全部楼层

duoxuie fenxiang

回复支持反对

发表于 2009-8-20 13:23:58 | 显示全部楼层

很好啊！！！

回复支持反对

发表于 2009-8-22 10:42:04 | 显示全部楼层

非常好的书，谢谢分享。

回复支持反对

发表于 2009-10-10 09:08:30 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2009-10-10 09:12:33 | 显示全部楼层

THANK YOU

回复支持反对

发表于 2009-10-10 11:41:57 | 显示全部楼层

good, thanks.

回复支持反对

发表于 2009-10-10 12:30:11 | 显示全部楼层

good!
thanks~

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 11:29 , Processed in 0.078522 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表