设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › 5ystemVeril0g Advanced Register Verification Using U ...

1 ... 2 3 4 5 678 9 10 11 ... 43 / 43 页下一页

返回列表发新帖

楼主: 2046

[资料] 5ystemVeril0g Advanced Register Verification Using UVM v2103 Lec/Lab Manual

发表于 2022-12-12 10:55:55 | 显示全部楼层

感謝分享!

回复支持反对

发表于 2022-12-12 11:01:08 | 显示全部楼层

多谢分享~

回复支持反对

发表于 2022-12-12 11:05:58 | 显示全部楼层

学习下

回复支持反对

发表于 2022-12-12 11:13:46 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-12-12 14:24:28 | 显示全部楼层

看一下

回复支持反对

发表于 2022-12-12 14:32:23 | 显示全部楼层

有lab guide、lab source和lab vedio，想学习的话，直接下载网盘那个文件（包含pdf和lab）

回复支持反对

发表于 2022-12-12 14:42:19 | 显示全部楼层

kankan

回复支持反对

发表于 2022-12-12 16:16:04 | 显示全部楼层

thanks

回复支持反对

发表于 2022-12-12 18:30:11 | 显示全部楼层

thanks!!!

回复支持反对

发表于 2022-12-13 13:49:38 | 显示全部楼层

看着不错啊

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 43 / 43 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 22:14 , Processed in 0.137877 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表