设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › 5ystemVeril0g Advanced Register Verification Using U ...

1 ... 30 31 32 333435 36 37 38 ... 43 / 43 页下一页

返回列表发新帖

楼主: 2046

[资料] 5ystemVeril0g Advanced Register Verification Using UVM v2103 Lec/Lab Manual

发表于 2024-1-7 07:32:59 | 显示全部楼层

学习

回复支持反对

发表于 2024-1-7 15:34:42 | 显示全部楼层

看看有啥好东西

回复支持反对

发表于 2024-1-16 15:28:41 | 显示全部楼层

Thank you

回复支持反对

发表于 2024-1-16 16:10:27 | 显示全部楼层

kankan

回复支持反对

发表于 2024-1-16 18:27:49 | 显示全部楼层

kankan,tahnsk

回复支持反对

发表于 2024-1-23 17:39:28 | 显示全部楼层

KANKAN

回复支持反对

发表于 2024-1-23 17:45:34 | 显示全部楼层

Thanks

回复支持反对

发表于 2024-1-24 13:03:44 | 显示全部楼层

SystemVerilog

回复支持反对

发表于 2024-1-30 22:32:15 | 显示全部楼层

kankan

回复支持反对

发表于 2024-3-1 01:39:25 | 显示全部楼层

very good

回复支持反对

1 ... 30 31 32 333435 36 37 38 ... 43 / 43 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-19 06:55 , Processed in 0.138138 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表