在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2122|回复: 7

[资料] 北大verilog课件数字集成电路设计入门

[复制链接]
发表于 2022-10-20 21:55:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×


介绍Verilog HDL, 内容包括:
– Verilog应用
– Verilog语言的构成元素
– 结构级描述及仿真
– 行为级描述及仿真
– 延时的特点及说明
– 介绍Verilog testbench
• 激励和控制和描述
• 结果的产生及验证
– 任务task及函数function
– 用户定义的基本单元(primitive)
– 可综合的Verilog描述风格




北大verilog课件数字集成电路设计入门.pdf

2.69 MB, 下载次数: 76 , 下载积分: 资产 -1 信元, 下载支出 1 信元

发表于 2022-10-21 03:00:34 | 显示全部楼层
楼主辛苦了
发表于 2022-10-21 05:01:08 | 显示全部楼层
多谢分享
发表于 2022-10-21 08:19:22 | 显示全部楼层
谢谢
发表于 2022-10-23 17:21:06 | 显示全部楼层
谢谢分享,学习学习
发表于 2022-10-23 17:56:12 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2023-1-17 15:46:41 | 显示全部楼层
谢谢分享,学习学习!
发表于 2023-1-17 15:58:58 | 显示全部楼层
謝謝分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:50 , Processed in 0.082857 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表