设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › HL55LPDIG库的数字后端 LVS出现好多incorrect nets和inc ...
返回列表 发新帖
查看: 1230|回复: 0

[求助] HL55LPDIG库的数字后端 LVS出现好多incorrect nets和incorrect ports 等问题具体LVSreport如下

[复制链接]
模拟菜狗
发表于 2022-10-3 19:43:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
image.png image.png
此外在点击incorrect nets中的VDD的问题，点击标记版图中对应的问题会标记出，PO层和AA层重叠的部分：
image.png
不知道怎么处理，希望有人可以帮忙解决，急求！！！！！！！！！！！！！！！
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:58 , Processed in 0.119329 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表