设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 在提图的时候发现对管有S/D合并的，也有不合并的，求问 ...

12 / 2 页

返回列表发新帖

楼主: yezi_ccq

[讨论] 在提图的时候发现对管有S/D合并的，也有不合并的，求问这是根据面积决定的吗

发表于 2022-10-19 09:37:10 | 显示全部楼层

如果有AS ‘ AD的考虑 , 一般不共享Source或是Drain

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 09:06 , Processed in 0.068394 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表