设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统设计教程夏宇闻

返回列表发新帖

查看: 3020|回复: 5

[资料] Verilog数字系统设计教程夏宇闻

发表于 2022-9-1 13:51:09 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Verilog数字系统设计教程夏宇闻含书签

Verilog数字系统设计教程夏宇闻.rar

21.77 MB, 下载次数: 57 , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

发表于 2022-12-31 03:10:15 | 显示全部楼层

thanks

回复支持反对

发表于 2022-12-31 05:19:56 | 显示全部楼层

楼主辛苦了

回复支持反对

发表于 2023-5-29 17:17:12 | 显示全部楼层

Thanks！

回复支持反对

发表于 2023-5-31 20:42:31 | 显示全部楼层

这个是第几版本的呢？

回复支持反对

发表于 2023-6-2 08:51:53 | 显示全部楼层

太感谢了

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:48 , Processed in 0.026806 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表