关于衬偏效应的一点问题

DUTLF

一般电路中管子都是n管体电位接地，p管体电位接vcc。这样由于衬偏效应会导致中间的管子阈值电压比较大，使得电压裕度较小，在某些情况使一些管子进入线性区，bs短接让vbs=0可以减小衬偏效应，从而减小阈值电压。
那么请问各位大佬，为什么一般vbs不短接呢，这样设计电路有什么危害？（比如衬底可能正偏？）

143800

如果衬底不连到电源/地，需要单独做阱，面积浪费太多。

Shuralee

你是说一些管子为什么不用独立电位？

博命zZ

mos自偏的接法很常见啊，为什么会没有呢？

gongzhe1231

主要就是节省面积，如果你画过版图就会明白

lodestar6666

最常用的CMOS工艺是P型硅片衬底，所以所有做在衬底上的NMOS管的B都是连到一起接地的。如果电路中有S不接地的NMOS，其是无法BS短接的。为解决这个问题，需要增加工艺步骤，最常用的是加一层DNW（深N阱），在DNW里PWELL中做NMOS管，这个DNW就将这个NMOS管衬底隔离起来了，可以实现BS短接。而DNW一般是属于选项，要加钱。

DUTLF

   

lodestar6666 发表于 2022-8-29 23:35
最常用的CMOS工艺是P型硅片衬底，所以所有做在衬底上的NMOS管的B都是连到一起接地的。如果电路中有S不接地 ...

谢谢大佬，对于nmos的bs短接解释得非常详细！

DUTLF

看了一些回答，总结一下：如果支持独立阱工艺的话，为了性能需要。pmos完全可以bs短接，缺点是浪费面积，因为需要单独画一个n阱，把pmos做在n阱里面，给这个n阱单独一个电位（与短接的源端电位一致）。如果所有的pmos在一个n阱里面，n阱只能接vdd，bs短接，源端本来不是vdd也变成vdd了，那么这个管子上面的管子都会短路。
nmos没有单独的阱（p-sub），只能做在一起，所以一般不支持bs短接（同理会短路），但是可以在p-sub上做一个深n阱（DNW），这个深n阱里面再做p-sub，再做nmos管，这样深阱里面的p-sub和总的p-sub是隔离的，那么深阱里面的nmos可以bs短接，b端是与总的p-sub电位独立的一个电位，与其源端电位一致。
谢谢大家的回复，不知道总结有没有问题，欢迎大家指点