设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout资料区 › 《CMOS模拟集成电路版图设计与验证——基于Cadence Virt ...

1 2 3 45 / 5 页

返回列表发新帖

楼主: hua1314

[资料] 《CMOS模拟集成电路版图设计与验证——基于Cadence Virtuoso与Mentor Calibre》

发表于 2025-1-1 01:24:11 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-4-8 10:31:07 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-5-2 03:34:19 | 显示全部楼层

正需要学习画版图，感谢！

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 14:03 , Processed in 0.104448 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表