设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 全数字锁相环研究
1234
返回列表 发新帖
楼主: 苏世民

[原创] 全数字锁相环研究

[复制链接]
果粒城君
发表于 2024-11-1 09:12:11 | 显示全部楼层
谢谢楼主分享，学习学习
回复 支持 反对

举报

yanshudianzi
发表于 2025-2-13 21:04:49 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

Yishuixin
发表于 2025-4-12 16:19:54 | 显示全部楼层
感谢
回复 支持 反对

举报

发表于 2025-4-19 18:27:07 | 显示全部楼层


   
Sweetlov3 发表于 2024-10-28 14:28
您好，我也想知道做这个全数字锁相环方向该怎么搭建模型比较好出成果，是matlab，Verilog还是virtuoso上面 ...


请问你解决了吗
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 07:01 , Processed in 0.040740 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表