在SAR ADC中进行分段电容阵列设计，在进行校准的情况下，还有必要让桥接电容取整吗？

NANYIDU · 发表于 2022-8-3 14:49:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

如题，在最近的文献调研与学习中，楼主发现在进行高精度的SAR ADC设计时往往要进行分段电容处理，并进行校准。把分段电容阵列的桥接电容尽量做成整数倍可以降低失配和寄生带来的影响。而各种校准也是为了降低电容阵列的失配和寄生电容导致的误码现象。楼主不明白为什么校准电路已经存在了，还要花大力气去设计一个整数的桥接电容。特别是有时为了设计这个桥接电容甚至增加了CDAC使用的总电容的大小。请问有没有熟悉SAR ADC的朋友可以不吝赐教一下？

Flienshdes · 发表于 2024-12-3 16:45:12

楼主现在有答案了吗，我感觉好像没必要特别去取整

蜀黍属鼠 · 发表于 2024-12-3 22:29:35

桥接电容取整是为了版图匹配，前台自校准不会提取桥接电容失配

Flienshdes · 发表于 2024-12-5 17:54:56

蜀黍属鼠发表于 2024-12-3 22:29
桥接电容取整是为了版图匹配，前台自校准不会提取桥接电容失配

请问数字后台校准是否不需要取整呢？感觉在加冗余的条件下强行取整会增大很多面积，因为增大桥电容也要等比例增大LSB电容来满足MSBmin=2*LSBmax

账号		自动登录	找回密码
密码			注册

[求助] 在SAR ADC中进行分段电容阵列设计，在进行校准的情况下，还有必要让桥接电容取整吗？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块