设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › RISC-V 专区 › RISCV openc910 (玄铁 910) Verilog源码和手册

1 2 3 456 7 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

楼主: 真我个性

[资料] RISCV openc910 (玄铁 910) Verilog源码和手册

发表于 2023-2-26 21:42:16 | 显示全部楼层

非常感谢

回复支持反对

发表于 2023-3-1 11:08:21 | 显示全部楼层

妙啊

回复支持反对

发表于 2023-3-9 09:25:38 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-3-9 20:34:32 | 显示全部楼层

好资料，学习一下

回复支持反对

发表于 2023-3-17 17:35:26 来自手机 | 显示全部楼层

阉割版，把dma接口裁掉了。花了一个月时间，终于加回去了

回复支持反对

发表于 2023-3-27 09:12:23 | 显示全部楼层

谢谢，分享

回复支持反对

发表于 2023-4-15 11:38:03 | 显示全部楼层

ganxie ganxie

回复支持反对

发表于 2023-4-26 20:35:18 | 显示全部楼层

good thanks

回复支持反对

发表于 2023-5-5 14:55:16 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-5-16 17:17:04 | 显示全部楼层

牛人呀，感谢分享！

回复支持反对

1 2 3 456 7 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 05:03 , Processed in 0.140048 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表