DC自动插入ICG能否只插posedge类型？

ic小新

最近在DC插入ICG的时候，遇到一个问题，就是我们的库里只有posedge类型的ICG，没有negedge类型的ICG。
但是DC的时候，只要设了set_clock_gating_style（不管后边的参数怎么调整），DC就把posedge跟negedge都替换了，posedge替换为ICG，negedge替换为一个latch+一个OR门。
能否让DC只替换posedge类型的，不替换negedge的呢，毕竟一堆latch放到那里也不太靠谱。

Love24

这个不影响吧，ICG内部本身就有Latch;

ic小新

   

Love24 发表于 2022-7-8 10:57
这个不影响吧，ICG内部本身就有Latch;

ICG内部的latch不用太多关心latch的时序问题，但是单独的latch可能会产生时序问题，而且很难修复

flscut

#ICG cell的参考设置
set_clock_gating_style -sequential latch \
                         -positive_edge_logic integratedICG_CELL \
                         -control_point before \
                         -control_signal scan_enable \
                         -minimum_bitwidth 3 \
                         -max_fanout 80
#如果不希望使用Latch ,就直接把Latch cell 设置为don't use
#-- Latch is optional limited in Synthesis
set_dont_use "$cur_lib/Latch*"

ic小新

   

flscut 发表于 2022-7-11 11:02
#ICG cell的参考设置
set_clock_gating_style -sequential latch \
                         -positive_ed ...

试过，工具最后会报有一些GTECH的CELL无法mapping

flscut

   

ic小新 发表于 2022-7-11 11:25
试过，工具最后会报有一些GTECH的CELL无法mapping

有点奇怪，把问题直接贴上来看看吧