请教如何在modelsim里如何进行例化模块内的inout信号的仿真？

磁轨炮

大佬们，请教一个问题，假设顶层模块的名字叫TOP_A,里面例化了另外一个MOD_B ,现在我不知道如何正确的仿真出data的波形, testbench只是针对TOP_A写吗？那么testbench怎么写才能正确的仿真出data的波形呀？大致代码如下，谢谢各位大佬

module TOP_A（
    input clk,

    inout data

）；

MOD_B u_MOD_B（
    .clk(clk),
    .data(data)

）；

endmodule


-------------------------------下面是MOD_B的程序---------------------------

module MOD_B(
    input clk，
    inout data，

);

reg data_out_en;
reg data_output;
……

assign data = data_out_en?data_output：16’hzzzz；


endmodule

jinj198908

inout类型只能放在顶层的接口，所有内部接口都只能是单向的，如果是双向的，得先转换成单向的，然后在顶层里面使用ASSIGN语句转成i双向的

磁轨炮

   

jinj198908 发表于 2022-7-7 14:30
inout类型只能放在顶层的接口，所有内部接口都只能是单向的，如果是双向的，得先转换成单向的，然后在顶层 ...

大佬，我大概明白了，但是如何在testbench怎么处理呢？比如testbench里只定义了TOP_A相关的输入输出信号，并没有定义到MOD_B里面的data_out_en ，testbench怎么表达data_out_en呢？或者怎么表达出data呢？

jinj198908

   

磁轨炮 发表于 2022-7-8 10:44
大佬，我大概明白了，但是如何在testbench怎么处理呢？比如testbench里只定义了TOP_A相关的输入输出信号 ...

testbench和TOP_A根据各自的逻辑生成data和en

磁轨炮

   

jinj198908 发表于 2022-7-8 12:46
testbench和TOP_A根据各自的逻辑生成data和en

大佬，testbench不是自己写的吗？

jinj198908

   

磁轨炮 发表于 2022-7-8 14:43
大佬，testbench不是自己写的吗？

对啊，自己根据想要实现的逻辑去写

RayZyl

你要看模块内部的波形信号，跟tb没有关系，在外面写个脚本，把模块的信号add进去就可以了。

jfeta

好东西