层次化设计，在place_opt前extract_rc一直报错，是什么原因？

245302279 · 发表于 2022-7-7 10:40:08

您需要登录才可以下载或查看，没有账号？注册

×

用层次化设计做完子模块后，把它调回去top，然后做place_opt，但是在extra_rc一直报错，然后我用check_mv_design检查，报错是下面这个，但是我已经把库都导进去了，还是出现了这个报错

check_tlu_plus_files 没出现error

245302279 · 发表于 2022-7-7 10:41:05

这个报错是不是跟PVT有关？

allen_tang · 发表于 2022-7-7 11:01:39

icc吧? mv check的report里pll的电压和mcmm不一致，改下lib里的voltage，重新出个db试试，之前也遇到过这种问题

245302279 · 发表于 2022-7-8 21:12:09

allen_tang 发表于 2022-7-7 11:01
icc吧? mv check的report里pll的电压和mcmm不一致，改下lib里的voltage，重新出个db试试，之前也遇到过这种 ...

请问一下是怎么看出是pll的电压和mcmm不一致的，小白没看懂，感谢

245302279 · 发表于 2022-7-18 21:48:32

已解决，是因为SRAM和其他IO没有单独设置PVT导致不一致

账号		自动登录	找回密码
密码			注册

[求助] 层次化设计，在place_opt前extract_rc一直报错，是什么原因？