设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 资料区 › Generic BIST Architecture for Testing of CAM

返回列表发新帖

查看: 1178|回复: 0

[资料] Generic BIST Architecture for Testing of CAM

发表于 2022-6-18 14:03:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 LTC 于 2023-4-24 21:28 编辑

Generic BIST Architecture for Testing of CAM (synopsys paper
https://www.google.com/search?q=tcam+thesis&oq=&aqs=chrome.0.69i59l2.1238122183j0j15&sourceid=chrome&ie=UTF-8

Generic_BIST_architecture_for_testing_of_content_addressable_memories.pdf

220.05 KB, 下载次数: 8 , 下载积分: 资产 -2 信元, 下载支出 2 信元

A_process_variation_compensating_technique_for_sub-90_nm_dynamic_circuits.pdf

259.25 KB, 下载次数: 2 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Self_calibrating_circuit_design_for_variation_tolerant_VLSI_systems.pdf

503.97 KB, 下载次数: 2 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 06:42 , Processed in 0.070176 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表