设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制 ...

123 / 3 页下一页

返回列表发新帖

楼主: TimChern

[原创] [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制

发表于 2024-1-11 09:48:35 | 显示全部楼层

Thanks.

回复支持反对

发表于 2024-1-11 17:13:01 来自手机 | 显示全部楼层

关注看看

回复支持反对

发表于 2024-1-11 20:59:08 | 显示全部楼层

好厉害！

回复支持反对

发表于 2024-1-30 16:05:31 | 显示全部楼层

咨询一下相关方案

回复支持反对

发表于 2024-2-1 11:48:03 | 显示全部楼层

感谢

回复支持反对

发表于 2024-4-17 03:47:28 | 显示全部楼层

有趣

回复支持反对

发表于 2025-1-24 18:56:56 | 显示全部楼层

Thanks!

回复支持反对

发表于 2025-1-31 09:42:28 来自手机 | 显示全部楼层

有支持gen3 gen4的方案

回复支持反对

发表于 2025-2-26 10:33:15 | 显示全部楼层

你说的是这个吗

usb3

usb3

回复支持反对

发表于 2025-3-27 15:44:20 | 显示全部楼层

能到多大的速度？强！

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 14:09 , Processed in 0.126093 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表