时序约束常识问题

菜鸟学习fpga

   

innovation 发表于 2022-6-17 17:42
我想，跟我想表达的意思还是有点儿出入。

我们不应聚焦于我们给了软件一个约束需求，软件报告时序收敛了 ...

这么理解您看对不，就是我们应更多的考虑到实际情况，在设计的时候，根据实际情况，使设计的目标时序尽量大于实际工作需求，换个说法就是相对设计约束，还是应该保持一定的时序裕量。

黑桃ACE

需要根据实际情况来，比如时序收敛了，但是高低温过不了，这个时候就有必要优化时序了