设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 集成电路生产/封装/工艺 › 生产/封装讨论区 › 求问关于芯片RDL良率问题

12 / 2 页

返回列表发新帖

楼主: -Answer-

[求助] 求问关于芯片RDL良率问题

发表于 2022-5-27 20:27:59 | 显示全部楼层

wsrzsg 发表于 2022-5-27 20:13
了解下bumping RDL 长PAD？我理解bumping要么长铜柱要么直接长锡球。做PAD是还要做wire bond? 纯属好奇哈 ...

wire bonding pad，，原始的pad位置是阵列的，FC封装，后来需要做成QFN，WB的，，只能做RDL改一下pad layout。。。然后打线。。
反正就是风骚需求

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 00:58 , Processed in 0.086758 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表