设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog硬件设计语言

返回列表发新帖

查看: 2245|回复: 4

[资料] Verilog硬件设计语言

发表于 2022-5-6 17:27:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Verilog硬件设计语言，感觉是一本比较全面的语法参考书，放在手边以供翻阅。

Verilog HDL硬件描述语言.pdf

4.8 MB, 下载次数: 29 , 下载积分: 资产 -3 信元, 下载支出 3 信元

回复

使用道具举报

发表于 2022-5-6 17:58:23 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-5-6 20:13:09 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2022-5-6 22:06:25 | 显示全部楼层

kanakna

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-5-6 22:43:15 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 00:25 , Processed in 0.065517 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表