设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

12 / 2 页

返回列表发新帖

楼主: lfzhang

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

发表于 2024-7-5 11:02:19 | 显示全部楼层

谢谢

回复支持反对

发表于 2024-7-11 01:52:19 | 显示全部楼层

谢谢

回复支持反对

发表于 2024-7-11 02:13:32 | 显示全部楼层

Thanks

回复支持反对

发表于 2024-7-11 02:27:05 | 显示全部楼层

Thanks

回复支持反对

发表于 2024-7-11 14:08:35 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2024-8-21 09:17:51 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-2-18 16:04:14 | 显示全部楼层

Thanks!

回复支持反对

发表于 2025-4-12 23:24:08 | 显示全部楼层

感谢分享

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 07:43 , Processed in 0.092097 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表