在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2450|回复: 5

[求助] 请教一个或非门的问题

[复制链接]
发表于 2022-4-15 17:19:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
image.png image.png
1.如图,或非门的输入AB同时变化时(A由0到1,B由1到0),会导致输出短暂连接到VDD,所以仿真波形上会有一个较高毛刺,通过修改MOS管尺寸似乎不能解决问题,如果减小AB(Vpulse提供)的上升下降时间,则可以减小毛刺。请问各位前辈,有没有什么方法可以解决这个问题呢?
2.第二个问题是或非门这种基本门电路的MOS管的尺寸选择是怎么样考虑的呢,我选择的是较小尺寸(w=1u,l=180n)
感谢!
发表于 2022-4-15 18:36:42 | 显示全部楼层
这个毛刺是正常的,这么小尺寸的门电路,速度应该很快,施加的信号上升下降时间应该可以短些。
不想看到毛刺,就不要让两个输入信号上升和下降重叠。
回复 支持 1 反对 0

举报

 楼主| 发表于 2022-4-15 19:48:11 | 显示全部楼层


   
lodestar6666 发表于 2022-4-15 18:36
这个毛刺是正常的,这么小尺寸的门电路,速度应该很快,施加的信号上升下降时间应该可以短些。
不想看到毛 ...


那对于一个门电路,这个尺寸是过小了吗,需要调大一点吗?谢谢
回复 支持 反对

举报

发表于 2022-4-15 22:45:22 | 显示全部楼层


   
理科生 发表于 2022-4-15 19:48
那对于一个门电路,这个尺寸是过小了吗,需要调大一点吗?谢谢


尺寸跟驱动能力要求有关,你看看数字集成电路的书吧
回复 支持 反对

举报

发表于 2022-4-16 09:11:54 | 显示全部楼层
不想看到毛刺,在前级输入加一个延迟单元,让两个信号不会同时翻转就行,同意二楼说法。
回复 支持 反对

举报

发表于 2022-4-17 16:59:30 | 显示全部楼层
180n的工艺,几ns周期都可以用,输入信号的翻转可以再快一些(而且你输入信号翻转的fall rise time好像不一样?)
数字电路的传输门逻辑门一般不会只有一个尺寸,L取最小,W可以按2的指数倍增加,多设计几个,例如500n 1u,2u 4u
回复 支持 反对

举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐

奖励300信元 | 下载SoC设计技术(视频+PDF资料)
奖励300信元 | 下载SoC设计技术(视频+PDF资料)
元 | 下载SoC设计技术(视频+PDF资料) 奖励300信元

查看 »

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-31 01:18 , Processed in 0.157149 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表