设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 较为复杂的Verilog设计

1 2 34 / 4 页

返回列表发新帖

楼主: hustziip

较为复杂的Verilog设计

发表于 2008-10-1 08:53:56 | 显示全部楼层

看了內容以後，發現裏面的東西我差不多了解
不過對剛入門應該是有幫助

回复支持反对

发表于 2008-10-1 18:10:02 | 显示全部楼层

还不错

回复支持反对

1 2 34 / 4 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 22:46 , Processed in 0.072047 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表