设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 轻松成为设计高手：VERILOG HDL实用精解

1 234 5 / 5 页下一页

返回列表发新帖

楼主: 甲壳虫

[资料] 轻松成为设计高手：VERILOG HDL实用精解

发表于 2023-3-2 09:31:52 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2023-3-2 11:33:47 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2023-3-2 11:35:18 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2023-3-2 11:44:19 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-3-4 15:40:14 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-4-2 20:51:44 | 显示全部楼层

很好的资料值得好好学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-5-29 20:30:41 | 显示全部楼层

谢谢，感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-5-31 08:34:26 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-5-31 08:43:21 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-5-31 08:45:40 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

1 234 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-19 23:57 , Processed in 0.132512 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表