时序违例原因

aiqiongqiong · 发表于 2022-3-31 14:07:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

FPGA综合时，时钟频率为200M，时序违例全部来自于用作FIFO的RAM的时钟管脚U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[1].ram.r/prim_noinit.ram/DEVICE_8SERIES.NO_BMM_INFO.SDP.SIMPLE_PRIM36.ram/CLKBWRCLK，大家知不知道这个原因可能是因为什么？谢谢

账号		自动登录	找回密码
密码			注册

[求助] 时序违例原因

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块