设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束——带中文书签 ...

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: _Xuexuan

[资料] 综合与时序分析的设计约束——带中文书签

发表于 2023-3-29 09:33:53 | 显示全部楼层

贵啊

回复支持反对

发表于 2023-4-18 21:57:13 | 显示全部楼层

ganxie

回复支持反对

发表于 2023-4-19 23:32:12 | 显示全部楼层

好书，谢谢分享

回复支持反对

发表于 2023-4-20 09:50:11 | 显示全部楼层

感謝分享 3Q

回复支持反对

发表于 2023-4-23 19:50:29 | 显示全部楼层

经典的时序分析书籍

回复支持反对

发表于 2023-5-5 14:33:29 | 显示全部楼层

Thanks！

回复支持反对

品博锦取_2021

发表于 2023-5-12 10:40:13 | 显示全部楼层

不错，很稀饭，很强的实战价值和深度，琢磨一下

回复支持反对

发表于 2024-3-4 10:48:44 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2024-3-16 10:37:53 | 显示全部楼层

回复支持反对

发表于 2024-3-16 10:56:25 | 显示全部楼层

多谢分享多谢分享多谢分享

回复支持反对

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 23:36 , Processed in 0.132802 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表