优化LDO PSR

刘兴国

目前正在调一个LDO，遇到一些问题，请大佬解答！1.用理想电源做基准，LDO输出1KHz处的PSR反而差，用非理想的基准PSR反而好，请问是什么原因？


2.降低整体PSR除了增加环路带宽和环路增益，还有什么办法？1KHz处的PSR比环路增益低很多，请问是什么原因？

liuhuaiyu

前仿后仿？在 特定频点psr下降，就要重点看看loopgain在那个频点的特性了

刘兴国

   

liuhuaiyu 发表于 2022-1-17 20:40
前仿后仿？在 特定频点psr下降，就要重点看看loopgain在那个频点的特性了

仅仅前仿真，也不是特定频点PSR下降，3db带宽不到200Hz。用理想基准，1KHz时环路增益和psr差不多相同。但是用非理想基准，PSR就会好。

liuhuaiyu

可能非理想基准的输出也跟着变了，碰巧刚好补偿了一点

刘兴国

   

liuhuaiyu 发表于 2022-1-17 21:45
可能非理想基准的输出也跟着变了，碰巧刚好补偿了一点

那请问这是一种常规手段吗？利用基准的PSR补偿LDO输出的PSR。

liuhuaiyu

个人感觉这个是刚好碰巧了而已，有点野路子，目前只是前仿，做出来芯片要考虑各种问题。不过这种正负抵消的思想在基准源电路设计中比较常用。突然想到，在计算LDO PSR时的环路(从电源端到输出端)，和计算环路增益时候的环路是不一样，这个要注意，所以环路增益的频响并不能非常准确的反应PSR，会有额外的零极点。我记得sansen发过年代很久远的关于LDO PSR 计算的论文，可以去看一下，手算一下看看瓶颈在哪。

neonato

Vref是不是输入给PMOS的栅极，电源上的AC分量在source端，gate端对应的AC分量会相互抵消。

刘兴国

   

neonato 发表于 2022-1-18 15:59
Vref是不是输入给PMOS的栅极，电源上的AC分量在source端，gate端对应的AC分量会相互抵消。 ...

是的，跟你说的情况一样。那这种PSR实际生产出来靠谱吗？

nanke

1.用理想电源做基准，LDO输出1KHz处的PSR反而差，用非理想的基准PSR反而好，请问是什么原因？
这个问题前面有人回答了。
是否靠谱，可以的，不放心可以跑蒙特卡洛看看

2.降低整体PSR除了增加环路带宽和环路增益，还有什么办法？1KHz处的PSR比环路增益低很多，请问是什么原因？
PSR和环路带宽与增益关系没有绝对关系，应该重新计算其小信号，再优化。
举个例子，一个开环的source follower，栅级固定，给个电压恒定的电流源，输出和电源基本无关了。考虑寄生，可以在输出加大电容，用pmos源和衬底短接作为 sourcefollower。