偏置电路仿真问题

WengJY · 发表于 2021-12-22 21:04:44

您需要登录才可以下载或查看，没有账号？注册

×

如图所示，一个简单的偏置电路，H接VDD，L接VSS时，应该形成一个简单的bias，但是仿真时，由于体效应导致pow-up的管子Vth过大从而使得MOS管进入截止区（region=0），但神奇的是还是导通了？这是仿真器的问题吗？能不能信赖这个结果

pzp999555 · 发表于 2021-12-23 08:54:40

L接的mos管导通，使你的bias电压为0，当然导通呀

Augustus98 · 发表于 2021-12-23 12:23:11

这就是开关栅极都给0V了漏源电压也基本没有什么压降

WengJY · 发表于 2021-12-23 22:16:11

pzp999555 发表于 2021-12-23 08:54
L接的mos管导通，使你的bias电压为0，当然导通呀

对，我知道，但是从仿真显示结果上看，L接的MOS管由于体效应Vth很大，使得Vsg并没有大于Vth的绝对值，这个时候MOS管不是截止区吗，那不是应该相当于断开了吗？

WengJY · 发表于 2021-12-23 22:17:08

Augustus98 发表于 2021-12-23 12:23
这就是开关栅极都给0V了漏源电压也基本没有什么压降

开关可以工作在截止区吗？我好奇的是仿真结果显示那个MOS管在截止区，那不就相当于断开了吗

pzp999555 · 发表于 2021-12-24 09:10:36

其实你可以分析的，vbias那里初始应该是个不定态，若是>Vth,那么接0的MOS导通，立马把vbias拉为0，然后因为<Vth，MOS管截止，但是电压是没变的，也就是vbias的电压还是0，你后面的电路还是可以工作的。

WengJY · 发表于 2021-12-24 12:05:03

pzp999555 发表于 2021-12-24 09:10
其实你可以分析的，vbias那里初始应该是个不定态，若是>Vth,那么接0的MOS导通，立马把vbias拉为0，然后因为 ...

噢噢，我理解了，感谢~~

账号		自动登录	找回密码
密码			注册

[求助] 偏置电路仿真问题