对大摆幅的走线做规则检查？

zzccooo · 发表于 2021-12-7 11:48:26

您需要登录才可以下载或查看，没有账号？注册

×

最近在做一个项目，测试发现芯片受干扰比较严重，猜想的原因是版图走线的时候没有特别注意。项目里面有高压大摆幅的走线，24V上升下降10ns左右，想请教一下，对于这种走线需要注意的点是什么？
能否自己写一些规则在版图设计阶段通过DRC或者ERC检查出来？

账号		自动登录	找回密码
密码			注册

[求助] 对大摆幅的走线做规则检查？