在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1699|回复: 2

[求助] ICC2中,clocok_opt之后,发现capture 上的clock 仍然是 ideal的,是什么原因?

[复制链接]
发表于 2021-12-6 10:19:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
求教:


ICC2中,clocok_opt之后,发现reg2out path的capture 上的clock 仍然是 ideal的,是什么原因?
在cts那步已经设了 compute_clock_latency和update_clock_latency


谢谢!
发表于 2021-12-6 11:00:24 | 显示全部楼层
你的output port的capture  clock 是不是用的virtual  clock,不是和start  reg 用的相同的clock
 楼主| 发表于 2021-12-6 11:03:17 | 显示全部楼层


   
xi8meng 发表于 2021-12-6 11:00
你的output port的capture  clock 是不是用的virtual  clock,不是和start  reg 用的相同的clock ...


有的是VCLK,有的不是
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 00:39 , Processed in 0.124722 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表