在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2045|回复: 2

[求助] 关于DTC辅助TDC进行相位预测的ADPLL的问题

[复制链接]
发表于 2021-11-30 22:47:24 | 显示全部楼层 |阅读模式
悬赏50资产未解决
请问各位大神,这种用DTC对FREF延迟进行小数相位误差计算的ADPLL原理我不太明白,论文说每个CKR周期对FREF延迟(1-PHR_F)就可以把CKV和FREF的边沿对齐,但这是锁定情况下,当没有锁定的时候CKV和FREF的边沿不是乱的吗,对FREF延迟(1-PHR_F)之后不还是乱的吗? image.png image.png

发表于 2021-12-1 08:22:10 | 显示全部楼层
未锁定之前是乱的。最开始阶段通过counter的反馈(PHV)和PHR_I让频率锁定,这时PHE_I在零附近。之后TDC的输出开始有效调节环路。
 楼主| 发表于 2021-12-1 10:14:20 | 显示全部楼层
所以这种结构没法用在I型ADPLL吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:11 , Processed in 0.121495 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表