设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence公司关于设计中很重要的Timing Closure问题的介 ...

1 ... 7 8 9 10 11 12 13 1415 / 15 页

返回列表发新帖

楼主: milkcowboy

Cadence公司关于设计中很重要的Timing Closure问题的介绍和解决方法

发表于 2012-11-12 14:59:07 | 显示全部楼层

回复 1# milkcowboy

回复支持反对

使用道具举报

发表于 2015-11-25 15:13:17 | 显示全部楼层

good timing data, help me solve

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-11-25 15:48:14 | 显示全部楼层

下载看看，是否有用。

回复支持反对

使用道具举报

发表于 2015-11-27 21:17:49 | 显示全部楼层

好的，这个不错！！！！！！！

回复支持反对

使用道具举报

发表于 2015-11-27 22:37:25 | 显示全部楼层

asdsasda

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-11-28 14:35:12 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-8-4 14:35:25 | 显示全部楼层

得到恒昊很好

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-11 23:16:44 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 ... 7 8 9 10 11 12 13 1415 / 15 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-14 17:11 , Processed in 0.124435 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表