设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog 的黄金参考指南

1 ... 13 14 15 161718 19 20 21 / 21 页下一页

返回列表发新帖

楼主: forrest_kong

verilog 的黄金参考指南

发表于 2009-2-12 10:36:32 | 显示全部楼层

hao dongxi a! xiexie !!!

回复支持反对

发表于 2009-2-12 11:17:37 | 显示全部楼层

xie xie a

回复支持反对

发表于 2009-2-16 23:23:45 | 显示全部楼层

好东西

回复支持反对

发表于 2009-2-17 13:06:57 | 显示全部楼层

谢谢楼主分享好东西

回复支持反对

发表于 2009-2-18 20:59:28 | 显示全部楼层

希望對我的VERILOG語法很有幫助

回复支持反对

发表于 2009-2-18 21:00:50 | 显示全部楼层

希望這對我的VERILOG語法很有幫助也可以增加自己實力

回复支持反对

发表于 2009-2-18 21:04:18 | 显示全部楼层

我真的對這個講義
很有興趣希望可以下載下來

回复支持反对

发表于 2009-2-21 00:28:27 | 显示全部楼层

Thank you

回复支持反对

发表于 2009-2-21 00:29:28 | 显示全部楼层

thanks~

回复支持反对

发表于 2009-2-21 18:31:17 | 显示全部楼层

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

回复支持反对

1 ... 13 14 15 161718 19 20 21 / 21 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 07:15 , Processed in 0.134405 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表