设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 自己手动整理了一份在Cadence图形界面下进行Xa+VCS混合 ...

1 2 3 4 567 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

楼主: tStone

[资料] 自己手动整理了一份在Cadence图形界面下进行Xa+VCS混合仿真的文档

发表于 2022-1-6 09:59:53 | 显示全部楼层

thanks!

回复支持反对

使用道具举报

发表于 2022-1-7 14:00:33 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2022-1-7 14:06:06 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2022-1-11 20:16:08 | 显示全部楼层

挺有新意的，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-1-13 11:15:58 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-1-13 21:26:06 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-1-14 00:39:29 | 显示全部楼层

accepted, Tnx..

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-1-19 13:01:52 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-2-5 19:56:54 | 显示全部楼层

谢谢，关注了，学习一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-2-6 14:34:17 | 显示全部楼层

very good for XA and VCS cosim

回复支持反对

使用道具举报

1 2 3 4 567 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-9 07:27 , Processed in 0.086066 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表