设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&V ...

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: pwang7

[原创] 《搭建你的数字积木》数字电路与逻辑设计 Verilog HDL&Vivado版

发表于 2022-1-21 22:26:33 | 显示全部楼层

thanks

回复支持反对

发表于 2022-4-22 09:29:05 | 显示全部楼层

感谢

回复支持反对

发表于 2022-4-27 14:04:32 | 显示全部楼层

学习

回复支持反对

发表于 2022-4-27 14:09:15 | 显示全部楼层

我们学EDA就是用的这本书

回复支持反对

发表于 2022-6-25 17:50:58 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-6-25 17:55:01 | 显示全部楼层

不错

回复支持反对

发表于 2024-1-5 12:06:13 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2024-1-5 12:23:30 | 显示全部楼层

多谢分享多谢分享多谢分享

回复支持反对

发表于 2024-1-5 13:20:15 | 显示全部楼层

感谢分享。。

回复支持反对

发表于 2024-1-6 02:08:44 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 04:32 , Processed in 0.141620 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表