设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《FPGA Prototyping by SystemVerilog Examples》

1 2 3 456 7 / 7 页下一页

返回列表发新帖

楼主: pwang7

[原创] 《FPGA Prototyping by SystemVerilog Examples》

发表于 2022-2-17 14:50:37 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-5-21 18:32:54 | 显示全部楼层

too expensive

回复支持反对

发表于 2022-5-21 22:22:31 | 显示全部楼层

thanks

回复支持反对

发表于 2022-5-22 15:49:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-5-24 22:04:31 | 显示全部楼层

好东西，学习一下

回复支持反对

发表于 2022-5-27 18:02:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-5-29 15:09:03 | 显示全部楼层

see see

回复支持反对

发表于 2022-6-1 08:31:09 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2022-6-3 08:39:18 | 显示全部楼层

很好很强大啊，呵呵

回复支持反对

发表于 2022-6-5 00:30:02 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 456 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 00:40 , Processed in 0.096474 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表