如何理解NMOS和PMO共源极实现gain-boosted

xuwenwei

这里书里的意思应该是左边那个图 P点最低可以确定，因为电流主要是Vgs，你右边如果Vgs很低，你Vds大到Vdd也不会满足电流大小的。而右边你P点可以很低，此时如果电流太大了就降低vds，还不够低就进入线性区就能达到你设定的电流了，所以后面才加了几句说明，P管很容易进入线性区。

xuwenwei

正常两个环路 仿真是放在一起仿真结果的，如果发现结果有问题，才会去看单独的增益 相位这些参数的

Rino_Y

   

xuwenwei 发表于 2021-9-11 13:19
正常两个环路 仿真是放在一起仿真结果的，如果发现结果有问题，才会去看单独的增益 相位这些参数的 ...

受教了，非常感谢！

gongzhe1231

   

Rino_Y 发表于 2021-9-11 10:21
感谢您的回复，我这两天一直在体会您说的这一点。但是想麻烦您就我问题中的图，再讲一讲N输入共源共栅中 ...

我的理解是，PMOS抗噪声干扰能力更强，同事由于尺寸下降，工作电压进一步下降，这个时候“0”电压开启得PMOS比NMOS可操作空间更大，更具优势。