请问如何降低LDO的带宽？

jojenwong · 发表于 2021-9-2 11:22:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

如题，我现在的UGB为15M Hz，目标为50-100KHz，问题二：目前的相位裕度不够，只有12°，好像是片外电容产生的极点与功率管的gate端的极点离太近了，手算的话差了大概20倍，请问如何将非主极点移出UGB以上，目前的方法是增大误差放大器的电流，从而降低EA的rout，增大了非主极点，但是效果不是很明显

andy2000a · 发表于 2021-9-2 11:28:41

一般 LDO 吗?

电流调大可增加 PM 外 ,

OPA加大内补偿电容增加 PM .

还有一个调整 pass transistor SIZE 增加 PM .

还有一个降低第一级 gain .要降很多也有可能增加 PM,

还有一个是 LDO 补偿电阻 feedback那边并上电容

fxiaohua · 发表于 2021-9-2 13:14:18

补偿或者换结构。一般是第二级输出极点太小，换个减小电容或者减小输出阻抗

xuwenwei · 发表于 2021-9-2 13:39:57

看你应用吧实际中如果允许会增加EA的电流也不会用cascode的结构如果你要求高你就中间再加个buffer

jojenwong · 发表于 2021-9-2 13:52:30

fxiaohua 发表于 2021-9-2 13:14
补偿或者换结构。一般是第二级输出极点太小，换个减小电容或者减小输出阻抗 ...

补偿是用米勒补偿吗？

fxiaohua · 发表于 2021-9-2 14:10:36

jojenwong 发表于 2021-9-2 13:52
补偿是用米勒补偿吗？

看你几级，怎么弄，一般差太多了就换结构，因为浪费面积和功耗

账号		自动登录	找回密码
密码			注册

[求助] 请问如何降低LDO的带宽？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块