设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL应用程序设计实例精讲

12 / 2 页下一页

返回列表发新帖

查看: 3459|回复: 11

[资料] Verilog HDL应用程序设计实例精讲

发表于 2021-8-30 10:32:53 | 显示全部楼层 |阅读模式

悬赏5资产未解决

Verilog HDL应用程序设计实例精讲.pdf

回复

楼主| 发表于 2021-8-30 10:49:02 | 显示全部楼层

Verilog HDL应用程序设计实例精讲

eetop.cn_Verilog HDL应用程序设计实例精讲.part3.rar

13.46 MB, 下载次数: 86 , 下载积分: 资产 -5 信元, 下载支出 5 信元

eetop.cn_Verilog HDL应用程序设计实例精讲.part1.rar

14.31 MB, 下载次数: 92 , 下载积分: 资产 -5 信元, 下载支出 5 信元

eetop.cn_Verilog HDL应用程序设计实例精讲.part2.rar

14.31 MB, 下载次数: 78 , 下载积分: 资产 -5 信元, 下载支出 5 信元

回复

发表于 2021-8-30 14:33:28 | 显示全部楼层

GREAT

回复

发表于 2021-8-30 21:47:00 | 显示全部楼层

kankan

回复

发表于 2021-8-31 07:01:40 | 显示全部楼层

谢谢

回复

prabakaran_vlsi

发表于 2021-9-7 03:04:34 | 显示全部楼层

thanks for the files

回复

发表于 2021-9-12 21:45:36 | 显示全部楼层

感谢分享!

回复

发表于 2021-9-14 14:25:01 | 显示全部楼层

非常感谢分享啊

回复

发表于 2021-9-17 16:03:07 | 显示全部楼层

谢谢，

回复

发表于 2022-2-22 15:33:17 | 显示全部楼层

Verilog HDL应用程序设计实例精讲

回复

12 / 2 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:26 , Processed in 0.149751 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表