在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2134|回复: 6

[讨论] 小数PLL锁定后,调谐电压像图片中这个样子会是什么原因导致的呢

[复制链接]
发表于 2021-8-13 15:36:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
1628838688(1).png 电路图在这,我一共设计了3个VCO,高频的VCO锁定曲线波动没有这么明显,图片仿真的是低频的VCO,记得刚设计出来的电路版本,锁定曲线很光滑,不知道现在是怎么回事了,求解答
 楼主| 发表于 2021-8-13 19:12:11 | 显示全部楼层
顶一个
 楼主| 发表于 2021-8-13 23:17:20 | 显示全部楼层
再顶,求指导
发表于 2021-8-16 14:53:57 | 显示全部楼层
你的pfd-cp是用实际电路还是模型呢?Sigma-Delta的function有验证过吗?
 楼主| 发表于 2021-8-16 14:57:17 | 显示全部楼层
pfd+cp是实际电路,调制器瞬态和功率谱密度都仿真过,没什么问题啊
 楼主| 发表于 2021-8-16 14:58:34 | 显示全部楼层


   
磐磬 发表于 2021-8-16 14:53
你的pfd-cp是用实际电路还是模型呢?Sigma-Delta的function有验证过吗?


是实际电路,调制器仿真了没什么问题啊
发表于 2021-8-16 19:56:07 | 显示全部楼层
VCO的输出有做过频谱分析吗?我猜带内噪声应该非常差。如果真是这样的话,有可能是CP的增益线性度不是很好导致的吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:57 , Processed in 0.139320 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表