设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › CY7C68013与FPGA接口的Verilog HDL实现
123456下一页
返回列表 发新帖
楼主: Shahsen

CY7C68013与FPGA接口的Verilog HDL实现

[复制链接]
发表于 2010-12-4 13:54:24 | 显示全部楼层
下来看看，谢谢lz
回复 支持 反对

使用道具 举报

发表于 2010-12-17 09:46:21 | 显示全部楼层
piopoipiopipipjluijlkljkliuliul
回复 支持 反对

使用道具 举报

发表于 2010-12-17 09:48:59 | 显示全部楼层
uiouiouioujhkhgktyghkyu
回复 支持 反对

使用道具 举报

发表于 2011-1-19 14:55:21 | 显示全部楼层
参考一下～～～
回复 支持 反对

使用道具 举报

schj
发表于 2011-1-20 09:49:31 | 显示全部楼层
ddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

magicmao
发表于 2011-5-22 12:56:56 | 显示全部楼层
CY7C68013与FPGA接口的Verilog HDL实现
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-8-11 15:42:10 | 显示全部楼层
这不就是别人的论文嘛~，下次注明“转载”好吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-8-13 13:55:22 | 显示全部楼层
先谢谢楼主啦！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-9-27 11:38:31 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-10-31 14:07:54 | 显示全部楼层
good, have  a look
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 19:59 , Processed in 0.163932 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表