schematic2verilog

DemoYe · 发表于 2021-8-10 10:16:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

最近做了一个layout，pin是用excel表格拉出来的，全部用lable打，没有pin direction信息，abstrat Export lef 发现pin direction 都是input（pg pin 是inout）. 需要在abstract导入一份logic（包含pin信息即可，支持verilog，不支持cdl）才行。下面是schematic导出verilog方法。

1. 打开schematic

2. Launch→Plugins→Simulation→NC-Verilog

3.

4.

5. 打开<cellname>_run1文件夹里的netlist(就是导出来的.v)把里面<module pin endmodule> copy到<cellname>.v 再导进abstract即可.

DemoYe · 发表于 2021-8-10 10:17:59

图片看不到，发个文档吧，希望有用。

489315174 · 发表于 2021-8-10 10:53:37

不需要这么复杂，直接打开schemtic 窗口，Create->cellview->From cellview->verilog-Edite 查看schematic下function下会产生.v

DemoYe · 发表于 2021-8-10 11:09:03

489315174 发表于 2021-8-10 10:53
不需要这么复杂，直接打开schemtic 窗口，Create->cellview->From cellview->verilog-Edite 查看schematic ...

学到了，谢谢！

fangwang85 · 发表于 2021-8-10 11:11:59

mark mark

账号		自动登录	找回密码
密码			注册

[原创] schematic2verilog

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。