关于LDO系统失调的问题，急急急！！！！

F548362

最近在做LDO的学习和设计，在仿真输出电压的蒙卡时。在某些工艺角下系统失调达到3.5mV，随机失调是可以通过提高输入级的输入对管以及负载对管的mismatch来减小，但是为什么系统失调会这么大？？？？在该工艺角下环路增益有79dB
请各位大佬指点迷津！！！！感谢感谢

夜冷了

PVT ，all load仿真时，EA 输入端差值Vid才叫系统失调。

F548362

   

夜冷了 发表于 2021-7-21 00:12
PVT ，all load仿真时，EA 输入端差值Vid才叫系统失调。

是的，Vref是900mV，但是LDO输出只有896.5mV,这不就是系统失调吗

夜冷了

   

F548362 发表于 2021-7-21 13:32
是的，Vref是900mV，但是LDO输出只有896.5mV,这不就是系统失调吗

这个一般都是工作点的问题。在空载下面误差较大的原因是EA 输出pmos 管进入线性区；在满载误差较大的原因是环路增益下降；当然也有可能是EA 结构不合理。

jiang_shuguo

运放输出静态点值与另一端静态点值偏差大导致（单独输出时候，是电流镜负载那里的DC值），这个偏差电压除以你OP的增益就是你在输入端看到的系统失调。

analog00

没有电路图，不好分析。把电路图贴出来看看。