设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《数字滤波器的MATLAB与FPGA实现——Altera/Verilog版（ ...
12
返回列表 发新帖
楼主: xiewushuang

[求助] 《数字滤波器的MATLAB与FPGA实现——Altera/Verilog版（第2版）》

[复制链接]
发表于 2024-5-31 10:56:27 | 显示全部楼层
很好的资料，权威详尽透彻，内容全面专业深度，学下
回复 支持 反对

举报

binnq
发表于 2024-5-31 15:14:27 | 显示全部楼层
感谢
回复 支持 反对

举报

binnq
发表于 2024-6-3 17:08:31 | 显示全部楼层
感谢
回复 支持 反对

举报

binnq
发表于 2024-6-5 16:42:37 | 显示全部楼层
感谢
回复 支持 反对

举报

binnq
发表于 2024-6-6 12:08:09 | 显示全部楼层
感谢
回复 支持 反对

举报

binnq
发表于 2024-6-27 09:21:50 | 显示全部楼层
感谢
回复 支持 反对

举报

binnq
发表于 2024-7-3 12:11:52 | 显示全部楼层
感谢
回复 支持 反对

举报

zixin1hao
发表于 2024-7-3 12:41:56 | 显示全部楼层


   
邝卓宇 发表于 2024-4-15 11:32


Thanks for sharing

回复 支持 反对

举报

li_john
发表于 2024-10-7 11:28:10 | 显示全部楼层
感谢
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 15:19 , Processed in 0.140439 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表