在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1687|回复: 3

[求助] PLL的环路滤波器接VCO拓扑结构问题

[复制链接]
发表于 2021-6-30 17:54:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
image.png 哪一种拓扑结构更好?
拉扎维射频微电子里的问题,没太理解他的解释,有哪位大哥讲讲吗?
发表于 2021-6-30 19:46:03 | 显示全部楼层
我也是刚学射频设计。个人认为图9.39b更容易受supply noise影响。毕竟电源噪声直接通过电容c1和c2耦合到Vcont端
发表于 2021-7-1 10:55:19 | 显示全部楼层
看看经常用到的FL结构就知道肯定是B更加容易受影响呀!
发表于 2021-7-1 20:37:00 | 显示全部楼层
Vout 的DC点是由VDD决定,可变电容的容值是由 Vout 的 DC 与 Vcont 决定 ,可知 Vcont 电容对 VDD ,导致的 LC 变化最小。在理想对称情况下, Vout 是差模输出,对VDD的共模噪声有很高的抑制。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-4 03:22 , Processed in 0.134498 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表