设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog高级数字系统设计技术与案例分析

1 ... 24 25 26 272829 30 31 32 ... 38 / 38 页下一页

返回列表发新帖

楼主: mlgbb

[资料] verilog高级数字系统设计技术与案例分析

发表于 2023-10-10 14:26:27 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-10-10 14:30:12 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-10-15 12:13:28 | 显示全部楼层

Thank you

回复支持反对

发表于 2023-10-15 20:09:52 | 显示全部楼层

感谢分享，就是要信元太多了，要多回复几次才行的。

回复支持反对

发表于 2023-10-15 20:40:38 | 显示全部楼层

好书谢谢分享！

回复支持反对

发表于 2023-10-21 10:38:18 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-10-26 23:47:01 | 显示全部楼层

看看

回复支持反对

发表于 2023-10-31 12:49:54 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-11-8 23:52:49 | 显示全部楼层

为啥我下载了解压失败，说是数据错误？？

回复支持反对

发表于 2023-11-10 17:37:29 | 显示全部楼层

感谢分享

回复支持反对

1 ... 24 25 26 272829 30 31 32 ... 38 / 38 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 19:28 , Processed in 0.155234 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表