AHB总线multi-cycle问题

jiajie0628

问题描述：由于芯片size和物理走线的原因，AHB总线信号无法在1拍时钟内从Master传到Slave端（假设信号必须从芯片的最左边到最右端，且左右相距较远），现在设想的解决办法是：
使用designware AHB2AXI IP，将AHB master转换成AXI master，同时设置AXI总线上的pipeline options（当然相应的也要将原先的AHB slave改为AXI slave），期望这样来解决物理走线长度限制造成的multi-cycle问题。



想请教各位大牛，对于这种问题，还有其他好的处理方式吗？
例如现在的designware AHB fabric能直接处理这种multi-cycle的问题吗？
多谢！

laotui

AHB的地址周期是不是必须一个时钟完成？

A1985

不能在做一个matrix？

jiajie0628

   

laotui 发表于 2021-6-15 21:16
AHB的地址周期是不是必须一个时钟完成？

是的 我的理解是这样的

jiajie0628

   

A1985 发表于 2021-6-16 09:29
不能在做一个matrix？

怎么理解？自己做一个支持multi-cycle的AHB matrix吗？

jiajie0628

   

A1985 发表于 2021-6-16 09:29
不能在做一个matrix？

是否说用multi-layer AHB，然后AHB与AHB之间通过H2H连接？如图

A1985

ahb本来就是因为简单，如果能ahb搞定不需要axi，axi那么多通道，布线也可能影响你现在的工艺的时序。

jiajie0628

   

A1985 发表于 2021-6-17 13:45
ahb本来就是因为简单，如果能ahb搞定不需要axi，axi那么多通道，布线也可能影响你现在的工艺的时序。 ...

没错，我们也是希望用AHB，只是看到DW_AXI可以在master和slave之间加register slice这个功能，而AHB协议本身无法支持类似的处理。
所以比较好的方法还是如我上图所示，用multi-layer AHB + H2H bridge的方式，对吗？

A1985

1 、 最佳是优化代码 ，PR继续努力。
2 、不行就采用你的多层结构。
3、才考虑一个片子多种总线不伦不类。增加验证的工作量，验证工程师会把你艹出翔，那还不如一次到位全部axi。。。

jiajie0628

   

A1985 发表于 2021-6-17 15:56
1 、 最佳是优化代码 ，PR继续努力。
2 、不行就采用你的多层结构。
3、才考虑一个片子多种总线不伦不类。 ...

1. 把PR榨干都没有用，物理位置，走线长度和系统最高频率已经摆在那里，除非换更高工艺，但那是没可能的事情
3. master是cortex M，想换AXI也没戏
所以只剩2了……
多谢！