在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2121|回复: 3

[原创] IC 设计 小白求助 verilog

[复制链接]
发表于 2021-5-31 16:30:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
问题求助,我想设置一个口,可以让N等于1-256 每种N会出不同的结果,这样的口怎么设置啊 我现在只能是自己设置成parameter N=5  或者 parameter N=6这样 没办法,在testbench里面设置 小白求助 这样的情况,应该怎么做。
发表于 2021-5-31 17:58:50 | 显示全部楼层
参数传递。
发表于 2021-6-6 02:51:20 | 显示全部楼层

module A (parameter N=8'h5) (
   input clk,
   input rst,
   output  div_o
);

reg [7:0] cnt;

always @(posedge clk or posedge rst)
if(rst) cnt <= #1 N;
else cnt <= #1 cnt +1;

assign div_o = cnt[7];
endmodule
发表于 2021-6-7 17:11:32 | 显示全部楼层
testbench 在例化该模块时,加上参数传递
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:16 , Processed in 0.070590 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表